 |
powered by 
|
| Nachrichten | Lexikon | Protokolle | Bücher | Foren | Sonntag, 27. Mai 2012 |
PA-RISCDieser Artikel von Wikipedia ist u.U. veraltet. Die neue Version gibt es hier. Parallel/Precision Architecture Reduced Instruction Set Computer (PA-RISC) ist eine Mikroprozessor -Architektur von Hewlett-Packard für den Einsatz im Serverbereich . Wie der Name schon sagt ist ein Prozessor der RISC -Bauart wobei das PA für Precision Architecture steht. Er ist auch unter der HP/PA für H ewlett P ackard P recision A rchitecture . In den späten 80ern produzierte HP Modellreihen von Computern beide arbeiteten mit CISC Prozessoren. Das waren zum einen die Unix Workstations basierend auf dem Motorola 68000 und die HP-3000 Serie mit einer HP selbstentwickelten 16- Bit CPU. Mit Hilfe des PA-RISC Prozessors nun alle HP-Systeme mit der gleichen Prozessorenfamilie werden. Die ersten Serien der PA-RISC 7000 waren auf eine Busbreite von 32 Bit und wurden zunächst in der HP-3000 Reihe genauer gesagt bei den 930er und 950er Ein interessanter Aspekt der PA-RISC Reihe dass die meisten Generationen dieser CPU's keinen Level Cache haben. Stattdessen werden große Level-1-Caches verwendet als separate Chips über einen Bus verbunden später auf einem Chip integriert. der PA-7100LC der PA-7200 und der PA-7300LC einen L2-Cache. Eine weitere Innovation des PA-RISC waren die zusätzlichen Multimedia-Instruktionen ( SIMD ) welche zum erstenmal mit dem PA-7100 wurden. 1996 erfolgte mit dem erscheinen des die PA-RISC 2.0 Spezifikation mit einer Busbreite 64 Bit. Weitere Änderungen betrafen die Pipeline-Architektur und die Aufteilung des Instruction-Caches in zwei Einheiten eine für Befehle schnell abgearbeitet werden eine für solche die sind. Die Produktion der PA-RISC Prozessoren wird noch im Jahr 2004 eingestellt und von IA-64 -Architektur abgelöst werden. Siehe auch: RISC
Weblinks
| |
| Impressum • Lesezeichen setzen • Seite versenden • Seite drucken |
<a href="http://www.uni-protokolle.de/Lexikon/PA-RISC.html">PA-RISC </a>